多维度芯片互连，从原理到应用，看懂改变游戏规则的新技术。

01 

芯片封装与测试：半导体制造的关键“守门员”

在半导体产业链中，芯片封装与测试扮演着至关重要的角色，堪称芯片制造的“最后一公里”。简单来说，芯片封装就是通过特定的材料和工艺技术，对芯片进行安放、固定和密封，不仅能够保护芯片的“脆弱身躯”，还能将芯片上的接点与封装外壳相连，实现芯片内部功能的“对外输出”。而芯片测试则是确保封装后的芯片能够“持证上岗”，满足各项性能指标的“终极考核”。

图：半导体Wire Bonding封装工艺示意图

• 保护芯片：封装为脆弱的芯片提供物理保护，防止其受到机械损伤、湿气、灰尘和其他环境因素的影响。

• 电气连接：封装通过引线或焊球将芯片的接点与外部电路连接起来，确保信号和电力的有效传输。

• 散热管理：封装材料和技术有助于散热，防止芯片因过热而性能下降或损坏。

• 尺寸适配：封装使芯片能够适应不同的应用场景和设备，满足各种尺寸和形状的要求

  
  

  
  

可以说，封装与测试环节直接决定了芯片的可靠性和性能表现，是半导体产业链中不可或缺的关键一环。

02

全球封装技术演进史：从通孔插装到3D封装的跨越式发展

封装技术的演进史，不仅是一部技术创新的编年史，更是一部电子产业不断突破极限、重塑未来的奋斗史。封装技术作为半导体产业的核心环节，经历了从1.0到5.0时代的跨越式演进：

1.0时代（20世纪70年代前），通孔插装型封装主导市场，代表技术包括晶体管封装（TO）和陶瓷双列直插封装（CDIP），通过引线插入PCB板通孔的方式，满足了早期电子产品的需求。

图：TO封装和CDIP封装

2.0时代（20世纪80年代），表面贴装技术（SMT）革命带来了塑料四边引线扁平封装（PQFP）和小外形表面封装（SOP）等创新，实现了更小尺寸和更高密度封装，推动了消费电子的快速发展。

图：PQFP封装和SOP封装

3.0时代（20世纪90年代），见证了BGA与CSP技术的崛起，塑料焊球阵列封装（PBGA）和倒装芯片焊球阵列封装（FC-BGA）等核心创新提升了I/O密度，改善了散热性能，满足了高性能计算的需求。

图：PBGA封装和BGA封装

4.0时代（20世纪末），多芯片组封装（MCM）时代来临，系统级封装（SIP）和芯片上制作凸点（Bumping）等技术突破实现了异质集成，推动了模块化设计的发展。SiP 可以将不同功能、不同工艺的芯片和元件整合到一个封装中，实现异质整合（Heterogeneous Integration）。这种封装技术在将多个芯片、被动元件（如电容、电阻）、连接器、电路等整合到一个封装体内，从而形成一个完整的系统。这种技术的出现是为了应对现代电子产品对小型化、高性能、低功耗和快速上市的需求。

图：系统级封装SIP封装

5.0时代（21世纪），先进封装技术全面爆发，硅通孔（TSV）、扇出型封装（Fan-Out）和3D封装等前沿方向突破了摩尔定律的限制，支撑了高性能计算(HPC)、人工智能(AI)等新兴应用场景的发展。而CoWoS正是使用硅通孔（TSV）技术，通过在硅片中钻孔并填充导电材料，形成垂直的电连接通道，使得芯片可以在三维空间中进行高效通信。

图：从Wire Bonding封装到TSV封装技术发展

TSV（Through Silicon Via，硅通孔）技术可以实现硅片内部垂直电互联，是实现2.5D、3D先进封装的关键技术之一。相比平面互连，TSV可减小互连长度和信号延迟，降低寄生电容和电感，实现芯片间低功耗和高速通信。

图：TSV硅通孔技术

硅通孔（TSV)封装主要优势在于性能优越且封装尺寸较小。使用引线键合（Wire Bonding）芯片堆叠封装利用引线连接至各个堆叠芯片侧面，随着堆叠芯片以及连接引脚（Pin）数量增加，引线变得更加复杂，且需更多空间来容纳引线。相比之下，硅通孔芯片堆叠则不需要复杂布线，因而封装尺寸更小。

图：引线键合(Wire Bonding)技术与硅通孔(TSV)技术对比

随着先进制程的重要性日益凸显，三星、英特尔等 IDM，日月光等 OSAT（外包半导体组装和测试）厂商都在发力先进封装。而采用了TSV硅中介层的关键技术 CoWoS，正在成为台积电在 AI 竞争中的又一个杀手锏，这项2.5D先进封装技术也随着AIGC引发的热潮，被推到了这场芯片革命的浪尖上。

03 

CoWoS：多维互连，突破传统"物理极限困境"

芯片封装由 2D 向 3D发展的过程中，衍生出多种不同的封装技术。其中，2.5D 封装是一种先进的异构芯片封装，可以实现从成本、性能到可靠性的完美平衡。

何为2.5D封装?

2.5D封装是将处理器、记忆体或其他晶片以覆晶方式，经微凸块以水平堆叠在硅中介层上，连结不同晶片的电子信号，再透过是中介层中的硅通孔（TSV)连结下方的金属凸块，再封装到基板上，使芯片与基板更紧密互连。从侧面图看，芯片虽然是堆叠起来的，本质还是水平封装，但芯片间距更近，芯片尺寸也更小。

2.5D 封装是一种先进的异构芯片封装，具备低成本、高性能和可靠性等优势。这种设计架构提供了更高的集成度和性能，允许多个芯片之间的高速数据传输和资源共享，从而实现了更强大的计算能力和更高效的能源利用。

图：2.5D封装示意图

目前先进的CoWoS就属于2.5D封装，师出同门的还有InFO，这也成了NVIDIA发展AI芯片的最佳助攻手。

图：2.5D封装与3D封装

何为CoWoS?

2008年台积电成立集成互连与封装技术整合部门，专门研究先进封装技术，重心发展扇出型封装InFO、2.5D封装CoWoS和3D封装SoIC。目前CoWoS 封装技术已经成为了众多国际算力芯片厂商的首选，是高端性能芯片封装的主流方案之一，该方案具备提供更高的存储容量和带宽的优势，适用于处理存储密集型任务，如深度学习、5G 网络、节能的数据中心等。

图：台积电3DFabric技术平台

CoWoS（Chip On Wafer On Substrate）是一种2.5D的整合生产技术，其核心是将不同的芯片堆叠在同一片硅中介层以实现多颗芯片互联。具体而言，CoWoS由CoW和WoS组合而来：

图：Chip-on-Wafer-on-Substrate

CoW：Chip-on-Wafer 芯片堆叠

WoS：Wafer-on-Substrate 芯片连接基板

CoWoS通过“三明治”结构将多个芯片（如CPU、GPU、HBM内存）集成到同一基板上，这个过程，我们称为：Chip on Wafer（CoW），即先将多个层芯片堆叠，通过的封装制程连接至硅晶圆。

利用硅中介层（Interposer）上的微米级金属线和硅通孔（TSV）实现高速互联，把CoW芯片与基板（Substrate）连接，即：Wafer-on-Substrate 芯片连接基板，最终整合形成CoWoS。

简单来说，它把传统“单层芯片”升级为“多层积木”，让不同功能的芯片协同工作，突破单一芯片的性能天花板。

图：CoWoS封装技术

相比传统封装，CoWoS具备“高带宽”与“低延迟”两大核心优势：

• 高带宽：CoWoS的互连密度提升10倍以上，带宽可达数百GB/s，功耗降低30%，可满足AI训练和推理对海量数据的吞吐需求。例如，英伟达H100 GPU通过CoWoS封装8颗芯片和12个HBM3，算力达到4000 TFLOPS。

• 低延迟：芯片间距离缩短至微米级，信号传输延迟从毫秒级降至纳秒级，适合实时决策场景（如自动驾驶）。

  
  

CoWoS 作为 2.5D 多芯片封装技术，具备提供更高的存储容量和带宽的优势，适用于处理存储密集型任务，如深度学习、5G 网络、节能的数据中心等。CoWoS 封装技术已经成为了众多国际算力芯片厂商的首选，是高端性能芯片封装的主流方案之一。

04

慕藤光智能成像光学系统助力先进封装检测

2.5D/3D先进封装技术，通过将多个芯片进行高密度集成，实现了更高的性能和更小的尺寸。然而，复杂的工艺也带来了诸多挑战，尤其是CoWoS，每个晶圆芯片在安装到中介层之前都需要单独测试，安装后还需要再次测试。除此之外，硅通孔 (TSV) 也需要测试，尤其大型硅中介层特别容易受到制造缺陷的影响，可能导致产量损失。

如果在堆叠之前，没有针对单一的裸晶做好合格的测试，而误将合格的A芯片跟失效的B芯片结合在一起，那么不只是做出来的芯片，不仅白白损失了前面的制程，更加浪费大量的人力、物力跟金钱，因此建立良率测试流程非常重要。

良率跟成本间的权衡，也是需要探究的问题。如果想要保证最佳的良率，最好的方式是每一道环节都进行测试，这样生产成本以及制造时间也会对应地增加，因此，要怎么测试，在什么时候测试，要做多少测试，是一门相当深奥的学问。

而慕藤光智能光学成像系统（包括：激光同轴检测光学系统、MCI计算光学系统、DIC微分干涉光学系统）等，贯穿了半导体全流程的检测，可在光刻、刻蚀、研磨等工艺后，对制程中各类表面图形缺陷及凸点缺陷进行快速检测，并根据客户所需要的精度和速度进行实时调整。

●自动光学检测（AOI）

自动光学检测（AOI）是一种新兴的检测技术，在半导体产业化过程中被广泛应用。光学检测是通过提高相机的分辨率来提高检测精度的，但在视觉系统应用中，存在一些限制因素。AOI 引入了亚像素定位算法，可以实现像素细分，从而获得比图像分辨率更高的精度。AOI 系统通过自动扫描产品表面来捕获图像，并将图像与预先存储在数据库中的标准模板进行对比，通过设定的灰度和缺陷尺寸来检测产品表面缺陷。AOI 系统还可以集成白光干涉镜头、激光镜头，从而实现 3D 全自动测量功能。

在 TSV 转接板的制备过程中，光刻图形形貌与电镀表面质量直接影响下一个制程的制备。为了确保产品图形化后的质量和性能，AOI 系统必须具备μm级的全图形缺陷检测能力。在AOI检测设备中搭载慕藤光图像对焦传感器和MCI计算光学系统，能够精确地识别表面残胶、开路、黏附以及电镀层氧化导致的颜色异常等。此外，结合影像测量仪还可以实现胶厚测量、TSV孔深测量、凸点高度及其共面性测量。

●主动式线激光检测

主动激光检测技术基于主动式激光对焦原理，向被测对象施加外部主动激励，激发其内部缺陷的温度分布响应行为，通过红外热像仪采集缺陷信息实现内部缺陷检测及量化分析。

慕藤光激光同轴对焦系统采用主动式自动对焦，通过传感器发射一束红外线或超声波，来感知并测量物体距离相机的距离，然后移动镜头来调整焦距，直到物体在取景器中清晰可见。对于应对TSV三维封装中底部空洞缺陷、填充缺失缺陷等各类缺陷及2.5D/3D复杂表面检测，具备分段式检测、快速对焦、实时成像的优势。

05

结语

从“单芯片”到“芯片系统”，CoWoS不仅是封装技术的革新，更是对计算架构的重新定义。随着AI算力需求指数级增长，这项“超级积木”的封装技术将推动“超级芯片”从数据中心到终端设备（如自动驾驶、VR设备）的全面升级。

对于像慕藤光这样的智能光学系统上游企业而言，服务技术的领先性、国产替代能力、产业链协同性，将成为助力国产工艺升级迭代的最强“机器视觉”。

慕藤光凭借其快速对焦、实时跟焦以及全方位的高精度成像技术，为CoWoS等先进封装工艺提供了可靠的检测解决方案，助力国产半导体设备在高端制造领域实现突破。未来十年，CoWoS与3.D封装或将重新书写半导体产业的竞争格局，让我们共同期待做芯片时代的“弄潮儿”。

先进封装1阅读 143

• 上一篇：选型之道 | 慕藤光变倍镜头选型高效指南
• 下一篇：没有了！